![[글로벌 팹리스 기업] SerDes & High-Speed Interface Architect (선임~책임급)](https://images.spr.so/cdn-cgi/imagedelivery/j42No7y-dcokJuNgXeA0ig/5d050591-1458-46c3-84e6-9024d214cc0b/%EB%85%B8%EC%85%98_%EC%98%A4%ED%94%88%ED%8F%AC%EC%A7%80%EC%85%98%EB%B3%84_%EB%B0%B0%EB%84%88_20251029/w=1920,quality=90,fit=scale-down)
![[글로벌 팹리스 기업] SerDes & High-Speed Interface Architect (선임~책임급)](https://notion.so/icons/paste_green.svg){kind=icon}
About the Role
글로벌 시스템반도체 시장에서 초격차 기술력을 보유한 국내 대표 팹리스 전문 기업 의 연구소에서 데이터 전송의 한계를 돌파할 인터페이스 아키텍트를 영입합니다. 이 역할은 단순한 설계를 넘어 eDP, MIPI, PCIe, UCIe 등 차세대 인터페이스 표준을 실체화하고, 고화질 영상 전송을 위한 핵심 IP(DSC, FEC, HDCP)를 연구하는 기술 전문가의 자리입니다. 최신 FPGA 인프라와 AI 보조 도구(GitHub Copilot)를 활용하여 미래 모빌리티와 디스플레이의 통신 규격을 직접 정의하며, 시장에서 가장 희소성 높은 'Interface Expert'로 본인의 가치를 증명할 기회입니다.
[주요 업무 내용]
- 고속 인터페이스 설계 및 검증: eDP, MIPI, Vx1, CEDS 등 High Speed Interface 및 SerDes Digital IP 회로 설계.
- 차세대 특화 IP 개발: 고화질 영상 전송을 위한 DSC, FEC, HDCP 등 주요 Digital IP 설계 및 최적화.
- FPGA 기반 검증 인프라 구축: GTY, SerDes, FPLL 등 FPGA 자원을 활용한 고속 인터페이스 회로 설계 및 기술 검증.
- 시스템 통합 설계: MCU Bus Architecture 및 Peripheral IP 설계를 통한 SoC 레벨의 인터페이스 최적화.
[자격 요건]
- 학력 역량: 전자/전기공학 관련 석사 이상 학위 필수.
- 실무 경력: 관련 분야 경력 2년 이상 (석사 학위 기간 포함 가능).
- 핵심 기술: RTL 설계 역량(Verilog, SystemVerilog) 및 인터페이스 표준 스펙에 대한 깊은 이해도.
- 실전 경험: SerDes IP 설계 경험 또는 Display 관련 ASIC(T-Con, DDI 등) 개발 경험 보유자.
[우대 사항]
- 특화 기술 보유: Ethernet(MAC, Link Layer) 설계 및 고난도 IP(HDCP, DSC, FEC) 설계 경험자.
- 융합 역량: MCU Firmware 개발 경험 및 GitHub Copilot 등 AI 도구를 활용한 RTL 설계 혁신 가능자.
- 글로벌 역량: 기술 문서 작성 및 해외 파트너사 협업이 가능한 영어 능통자.
[이런 분들께 적합합니다]
- 실험실의 연구를 넘어 전 세계 수백만 대의 프리미엄 기기에 탑재되는 고속 통신 규격을 직접 설계하고 싶은 전문가.
- 데이터 병목 현상을 해결하는 인터페이스 기술에 자부심을 느끼며, 독보적인 IP 자산을 구축하고 싶은 아키텍트.
- 대전/대구 캠퍼스라는 전략적 연구 거점에서 기술적 몰입과 성취를 동시에 누리고 싶은 미래 지향적 인재.
[MyNext 인사이트]
📊 이 포지션이 특별한 이유
- 기술적 희소성의 정점: SerDes와 초고속 인터페이스는 AI 및 자율주행 시대의 필수 인프라 기술로, 본인의 커리어 가치를 시장 최상위권으로 포지셔닝할 수 있습니다.
- 우수대기업 복지 및 경쟁력 연봉: 국내 최고의 동료들과 협업하며 기술적 성취를 이룰 수 있는 최적의 환경과 대기업 수준의 안정적인 처우를 보장합니다.
🎯 후보자 예상 프로필
인터페이스 표준 규격에 대한 완벽한 이해를 바탕으로, 고속 신호 처리의 안정성과 전력 효율성을 하드웨어적으로 구현해낼 수 있는 실전형 연구 리더.
[포지션 매칭 및 프로필 등록] 관심 포지션에 즉시 매칭 되지 않더라도, 향후 유사한 고속 인터페이스 및 SerDes 포지션 기회가 열릴 경우 우선적으로 연락 드릴 수 있도록 사전 프로필 등록을 권장합니다.
👉 포지션 매칭 및 프로필 등록하기 → #SerDes #InterfaceArchitect #MIPI #PCIe #FPGA #반도체연구소 #팹리스 #MyNext #ThomasCBO #채용
━━━━━━━━━━━━━━━━━━ 🚀 Next Step: 당신의 다음 단계는?
- 지금 바로 무대를 옮기고 싶다면? 👉[📊 주요 포지션 확인하기]
- 나만의 성장 전략이 필요하다면? 👉 [💡 코칭 프로그램 더 알아보기]
- 커리어 + 최신 AI 인사이트가 궁금하다면? 👉 [📚 AI Playbook 읽기]
- 잠재적인 커리어 기회를 선점하려면? 👉 [📋 프로필 사전 등록하기]
- 기업 채용 문의 및 핵심 인재 리텐션 솔루션이 필요하다면? 👉 [🏢 기업 채용 및 조직 코칭 의뢰하기]
━━━━━━━━━━━━━━━━━━
Explore MyNext
[Home] [Coaching] [Open Positions] [AI Playbook] [Notes] [About Thomas] [Testimonials] [FAQ] [Contact]
━━━━━━━━━━━━━━━━━━
- 플랫폼 전문성: ARM 및 RISC-V 기반의 MCU 플랫폼 구축 및 Multi-core 파워 관리 최적화 경험 보유자.
- 이행 역량: Physical Implementation 가이드 및 설계 자동화 도구 활용 능력이 우수한 분.